lfrg.net
当前位置:首页 >> vErilog语言 Assign out=EnABlE? in:'Bz中 'Bz 怎... >>

vErilog语言 Assign out=EnABlE? in:'Bz中 'Bz 怎...

1'bz表示是一位二进制高阻态。b是二进制,z是高阻态。

这是个组合逻辑,当enable等于1的时候,out=in,当enable等于0的时候,输出高阻

e为1,则y = a,否则y=高阻; e为0,则b = y,否则b=高阻;

这是verilog中,这句话的意思是等同于下面的语句: always @ (*) begin if(io_enable==1'b1) tp1 = 1'b0; else tp1 = 1'bz; end 这样你应该明白了吧,,还不明白的话随时交流下

(1) 答案1和2 解析:A=2'hFF;相当于A=2'b11; 'h代表十六进制数,FF转换成二进制就是1111_1111,前面的数字2代表位数,就是只取低2位. 而A被定义为reg[7:0] A; 就是本身有8位,所以答案是1和2 (2)答案4 解析:B=8'bZ0是二进制表示的,2进制的0只能表示...

如果定义的位宽比实际的位数长,通常在左边补0,但如果数的最左边是x或z,那么就应该相应的补x或z,例:10‘b10=10’b0000000010; 10;bz0=10'zzzzzzzzz0;

网站首页 | 网站地图
All rights reserved Powered by www.lfrg.net
copyright ©right 2010-2021。
内容来自网络,如有侵犯请联系客服。zhit325@qq.com